La UIB diseña un chip pionero para llevar la inteligencia artificial a sensores y dispositivos con batería

Un equipo de investigadores del Instituto en Inteligencia Artificial de Baleares (IAIB) de la Universitat de les Illes Balears (UIB) ha diseñado y fabricado un chip pionero pensado para ejecutar tareas de inteligencia artificial con un consumo mínimo en aparatos donde la energía es un límite, como sensores, drones, dispositivos ponibles (como relojes o auriculares) o sistemas que procesan datos cerca de donde se generan, lo que se conoce como edge computing.

La idea de partida es que muchos de estos pequeños aparatos recogen datos y los envían a un servidor para que opere por ellos. Ese envío constante consume energía, requiere conectividad y multiplica el volumen de datos. El chip que presenta la UIB, cuya fabricación ha rondado los 6.000 euros, propone lo contrario: hacer parte del procesamiento en el propio dispositivo (edge computing), de forma que el sensor no tenga que enviar tantos datos, sino respuestas más concretas.

Por ejemplo, si un móvil o un dispositivo puede reconocer un patrón (como un rostro o una señal) gastando mucho menos, la batería dura más. Es uno de los ejemplos que han puesto los investigadores que han presentado esta mañana el chip en una rueda de prensa, en la que ha intervenido el doctor Xavier Varona, director del IAIB, y el investigador principal del Grupo de Ingeniería Electrónica, Miquel J. Roca, además del investigador principal del proyecto, Josep Lluís Rosselló.

El avance se apoya en dos ideas técnicas que, a la práctica, se traducen en menos consumo sin perder precisión en tareas de reconocimiento. Por un lado, el chip utiliza computación estocástica, un tipo de cálculo de probabilidad que en vez de buscar que cada operación intermedia sea exacta, admite pequeñas variaciones. Según han explicado los investigadores, esto no sirve para ámbitos como las finanzas, ya que cada decimal importa, pero sí para inteligencia artificial, donde se encadenan miles de operaciones para llegar a un resultado final y los pequeños errores intermedios tienden a compensarse.

Por otro lado, el diseño implementa una red neuronal morfológica, una arquitectura que simplifica el funcionamiento del chip. En la práctica, esa simplificación permite más paralelización (hacer muchas operaciones a la vez) con menos hardware, lo que se traduce en eficiencia energética. En la presentación, Rosselló ha explicado que la codificación que emplea el chip se parece a la forma en que se comunican las neuronas del cerebro, y esa es una de las claves para gastar menos energía.

Según los datos que han facilitado, el prototipo alcanza una eficiencia energética superior a 1 TOPS/W (más de un billón de operaciones por segundo por vatio) con potencias de consumo inferiores a 1 mW. El objetivo, insisten, no es competir con los grandes chips pensados para centros de datos, sino abrir camino en el terreno donde manda la batería, como sensores inteligentes, dispositivos ponibles o sistemas distribuidos que no pueden depender de un ordenador potente.

"Este avance abre la puerta a una nueva generación de dispositivos inteligentes con consumo mínimo", ha defendido Roca en relación a su encaje en la internet de las cosas. El chip ya ha sido patentado y la UIB se encarga de su posible salida al mercado. El siguiente paso para los investigadores, han explicado, es seguir mejorando el diseño incluyendo simulaciones en tecnologías más avanzadas, y sobre todo, encontrar casos de uso reales en los que este tipo de chip sea práctico y que el aparato pueda funcionar con un coste energético mínimo.

Suscríbete para seguir leyendo